xilinxの開発で論理sim
microblazeとかARMとかにaxi slaveのRTLを作ってレジスタアクセスすることを想定すると、axi master liteのシミュレーションモデルがいる。よね。 手段は3つくらいだろうか。
①AXI verification IP
②DPI-Cを使う?
③自作する。
①AXI verification IP
XilinxのAXI Verification IPを試す。 - Qiita
↑をみながらexampleは同じように実行できた。
microblazeとかARMとかにaxi slaveのRTLを作ってレジスタアクセスすることを想定すると、axi master liteのシミュレーションモデルがいる。よね。 手段は3つくらいだろうか。
①AXI verification IP
②DPI-Cを使う?
③自作する。
XilinxのAXI Verification IPを試す。 - Qiita
↑をみながらexampleは同じように実行できた。