デザイン向け（論理合成可能）SystemVerilog記述 - Qiita

電気回路/HDL/VivadoでAXIバスを利用 - 武内＠筑波大

FPGA システム・デバッグ・ツール "System Console" を使ってみよう - 半導体事業 - マクニカ 準備 ・jtag masterが入ったqsysファイルを作る ・system consoleを立ち上げる ・sofをダウンロード tclコンソール上でのコマンド get_service_paths master set …

Interrupt Driven UART for DE0-Nano - OSQZSS