2018-03-17から1日間の記事一覧
初めてでも使えるVerilog HDL文法ガイド ―― 文法ガイド編|Tech Village (テックビレッジ) / CQ出版株式会社 ○moduleの()中に input wire,output reg,等書くスタイルと、 moduleの()の外に宣言するスタイルがある module BLOCK ( input wire CK, RST, LD,…
初めてでも使えるVerilog HDL文法ガイド ―― 文法ガイド編|Tech Village (テックビレッジ) / CQ出版株式会社 ○moduleの()中に input wire,output reg,等書くスタイルと、 moduleの()の外に宣言するスタイルがある module BLOCK ( input wire CK, RST, LD,…