http://japanese.sugawara-systems.com/systemverilog/verilog_faqs.htm else 文は、最も最近のif とペアになります always @(negedge reset_n or posedge clk ) begin if(~reset_n) s_reg <= 8'h00; else if (rio) if (adr_hit ) s_reg <= 8'h01; else if (…